105904j07p3duon8dyhgll.webp (28.58 KB, 下載次數: 11)
下載附件
保存到相冊
2026-5-26 10:59 上傳
τ是物理學中的時間常數,代表系統(tǒng)響應與信號傳播的基礎耗時。韜(τ)定律的核心思想是:以“時間縮微”替代“幾何縮微”——不再一味追求晶體管更小,而是通過邏輯折疊等創(chuàng)新技術,持續(xù)壓縮信號傳播時延,提升系統(tǒng)整體效率。
實現這一路線的關鍵技術,是邏輯折疊。傳統(tǒng)芯片采用二維平面布局,隨著規(guī)模擴大,關鍵信號路徑越來越長,延遲與功耗隨之上升。邏輯折疊則將平面電路“立體折疊”,讓原本相隔遙遠的關鍵模塊物理距離大幅縮短,顯著縮短信號路徑、降低延遲與功耗。
據何庭波介紹,韜(τ)定律已建立器件—電路—芯片—系統(tǒng)多層級協(xié)同優(yōu)化體系:-電路層面:通過邏輯折疊突破平面邊界,縮短關鍵路徑,降低電阻、電容負載,提升晶體管密度與性能;-芯片層面:采用“軟件—架構—芯片”全棧協(xié)同設計,基于負載精細化調度指令流與數據流,提升并行效率,縮短端到端執(zhí)行時間。
對中國半導體產業(yè)而言,若韜(τ)定律的工程價值得到持續(xù)驗證,產業(yè)對先進制程節(jié)點的依賴或將降低,競爭重心將轉向“成熟工藝+系統(tǒng)級創(chuàng)新”的綜合能力比拼。
值得注意的是,韜(τ)定律并非停留在理論層面。過去六年,基于該理念,華為已成功設計并量產381款芯片,覆蓋各行各業(yè)。在消費電子領域,2026年秋季發(fā)布的麒麟芯片2026將首次完整落地邏輯折疊技術:基于全新自由邏輯設計,從單層擴展至雙層,實現晶體管密度與性能的顯著提升。
何庭波同時回顧了華為手機芯片的回歸之路:2020年后,華為與合作伙伴共同努力,推動手機芯片重返市場;2025年麒麟9030Pro推出后,性能進入“飽和區(qū)”。依托韜(τ)定律的新路徑,華為實現了手機芯片性能的階躍式提升,相關創(chuàng)新將陸續(xù)落地于2027年后的量產產品。
展望未來,何庭波預計:到2031年,基于韜(τ)定律的高端芯片,晶體管密度將達到1.4納米制程的同等水平。她強調:“新芯片的性能完全可以持續(xù)對標傳統(tǒng)路徑。未來屬于開放合作,半導體演進沒有一家企業(yè)能獨自完成所有答案。華為愿與全球科學家、工程師與產業(yè)伙伴攜手,共同推動半導體與電子產業(yè)持續(xù)發(fā)展?!?/font>
(來源/每日經濟新聞)